Implementierung von Grundschaltungen in Multiplexer-Logik im FPGA
Betreuer: M.Sc. Florian Deeg
Masterarbeit (MTh 54): Moritz Bormuth
Problemstellung: Um Hardware zu realisieren, können FPGAs genutzt werden, welche programmierbare Hardware darstellen. Die logischen Grundelemente (Look-Up Tables (LUT)) sind Multiplexer-Schaltungen, die aus Transmission-Gates oder Pass-Transistoren aufgebaut sind. Im FPGA-Board Arty-A7 sind LUTs mit 6 Eingängen verbaut, die einzeln jeweils Tabellen mit 26 Einträgen abbilden können.
Problemlösung: In vorangegangenen Arbeiten wurde ein funktionsstabiles Muller C-Element im FPGA realisiert. Voraussetzung für die Funktionsstabilität ist, dass der Vorwärtspfad schneller als der Rückwärtspfad ist. Die Erkenntnis, wie man solche Schaltungen implementiert, soll nun verwendet werden, um verschiedene Grundschaltungen funktionsstabil im FPGA zu implementieren (RS-Latch, JK-, D- und T-FF).
Durchführung:
Die Durchführung ist in drei Teilen geplant:
- Einarbeitung in die Theorie (Multiplexer-Logik, Funktionsstabiles Design…)
- Funktionsstabiler Entwurf der Grundschaltungen
- Realisierung der entworfenen Grundschaltungen im FPGA
Beginn: 15.12.2024
Ende: 15.06.2025