Joint Test Action Group (JTAG)
Betreuer: M.Sc. Tobias Rumpel
Vortragender: Sebastian Sauer
Problemstellung: Mit steigendem Integrationsgrad in der Mikroelektronik steigt auch die Anzahl der Flipflops bzw. Register auf einem Chip. Häufig sind die Zustände dieser internen Flipflops oft nicht mehr direkt zugänglich. Jedoch ist es für den Test der Struktur eines komplexen Bausteins unabdingbar, dass dessen Gatter und Leitungen steuerbar und beobachtbar sind. Hierfür wurde der Boundary-Scan Test eingeführt. Als Scan-Path wird bei jedem IC ein zusätzlicher Multiplexer am Eingang hinzugefügt, mit dem alle Flipflops des IC wahlweise zu einem langen Schieberegister zusammengeschaltet werden können. Somit wird jeder Zustand jedes Flipflops von außen beobachtbar und steuerbar.
Problemlösung: Im Rahmen der Arbeit soll erläutert werden wie JTAG aufgebaut ist und funktioniert. Dazu wird dem Studenten ein JTAG-Board bereitgestellt mit dem ihm das Testen ermöglicht wird.
Durchführung:
Die Durchführung ist in vier Teilen geplant:
- Einarbeitung in das Thema JTAG
- Verwenden eines JTAG-Boards
- Erläutern und durchführen des Boundary-Scan Test
- Zusammenfassen der Ergebnisse
Termin: 12.07.2023