Design und Simulation eines Flip-Flop

Betreuer: M.Sc. Feim Ridvan Rasim

Vortragender: Runkai Li

Problemstellung: Die Simulation elektrischer Schaltungen mit Hilfe von SPICE ist Stand der Technik. Sie stellt eine kostengünstige Entwicklungshilfe für den Entwurf und die Validation von Schaltungen und Systemen dar. In der IC-Industrie dient die Simulation dazu, das Verhalten von elektrischen Bauelementen oder elektrischen Schaltungen zu analysieren oder zu überprüfen. Zudem ermöglicht es dem Designer, verschiedene Optimierungen durchzuführen.

Problemlösung: Ziel der Seminararbeit ist, die theoretischen Kenntnisse über das Flip-Flop aus der Vorlesung und Übung von EIS1 mit einer Software nachzustellen und zu simulieren. Gegenstand der Arbeit ist, ein positiv flankengesteuertes D-Flip-Flop (D-FF) mit asynchronem Reset zu entwerfen und zu simulieren, inklusive Handrechnungen. Dazu wird die Entwicklungsumgebung Cadence IC6 mit einer 0,13μm Prozesstechnologie verwendet.

Durchführung:

Anwendung und Aufbau eines D-FF.
Entwurf von INV und NOR mit zwei Eingängen.
Entwurf eines 2:1 MUX aus einem Inverter und zwei T-Gattern.
Entwurf des D-FF mit den bereits entworfenen Gattern.
Erstellen einer Testbench für das D-FF, und Simulation.
Durchführen der Layout-Extraktion für die Bauelemente und das D-FF.
Post-Layout Simulation des D-FF, um Setup-, Hold-, und Laufzeiten zu messen.
z-Gleichungen und Zustandsgleichungen aufstellen.
Automatengraph zeichnen und Wertetabelle ausfüllen.
Durchführen der notwendigen Handrechnungen.

Nach jedem einzelnen Layout werden folgende Prüfungen gemacht:

Design Rule Check (DRS).
Layout Versus Schematik (LVS).

Termin: 06.02.2026

LZS