Realisierung eines JTAG TAP-Controllers in VHDL
Betreuer: Dipl.-Ing. Farouk Babba
Vortragender: Nico Sesselmann
Problemstellung: JTAG ist eine zusätzliche Komponente, die sich heutzutage in fast allen integrierten Schaltungen befindet. Sie besteht aus Inputs, Outputs, Registern, etc. Das Herzstück des JTAGs ist der TAP-Controller. Er ist für die Zustandsüberführung (Steuerung) des State-Diagramms zuständig. Vor der Fertigung der Hardware Ebene ist es sinnvoll, die Arbeit softwaremäßig zu simulieren und mit einer konfigurierbaren integrierten Schaltung wie FPGA zu realisieren.
Problemlösung: Es soll ein JTAG TAP-Controller in VHDL realisiert werden. Dabei soll dieser als Zustandsautomat (Funktionsbeschreibung) und direkt als Digitale Schaltung (Strukturbeschreibung) erstellt werden. Anschließend sind beide Realisierungen mithilfe einer Testbench zu simulieren, zu verifizieren und mit der Spezifikation zu vergleichen. (Als Zusatz kann hier die Realisierung auf einem FPGA hinzugefügt werden).
Durchführung:
- Einarbeiten in den TAP-Controller und JTAG
- Realisierung des TAP-Controllers als Zustandsautomat und als in der Literatur angegebenen Schaltung
- Testbench zur Simulation des TAP-Controllers
- Erweiterung auf (wenn möglich): Realisierung auf einem FPGA und Aufbau eines Addon-Boards für das FPGA Board mit LEDs (siehe Muhmy Systems Platine)
Termin: 23.06.2016 15:30 Uhr