Design und Simulation eines Flipflops

Betreuer: M.Sc. Feim Ridvan Rasim

Vortragender: Harum Deniz

Problemstellung: Die Simulation elektrischer Schaltungen mit Hilfe von SPICE ist Stand der Technik. Sie stellt eine kostengünstige Entwicklungshilfe für den Entwurf und die Validation von Schaltungen und Systemen dar. In der IC Industrie dient sie dazu, das Verhalten von elektrischen Bauelementen oder elektrischen Schaltungen vorherzusagen und zu überprüfen. Es ermöglicht dem Designer verschiedene Optimierungen durchzuführen.

Problemlösung: Ziel der Seminararbeit ist, die theoretischen Kenntnisse über das Flipflop aus den Vorlesungen und Übungen vergangener Semester von EIS1 mit einer Software nachzustellen und zu simulieren. Gegenstand der Arbeit ist, ein positiv flankengetriggertes D-Flipflop (D-FF) mit asynchronem Reset zu entwerfen und zu simulieren, inklusive Handrechnungen. Dazu wird die Entwicklungsumgebung Cadence IC6 mit der 0,13μm Prozesstechnologie verwendet.

Durchführung: Ein Bottom-Up Design-Flow wird durchgeführt, um das D-FF zu entwerfen. Zuerst werden also die Gatter, aus denen das D-FF besteht, entworfen, dann wird alles zusammengefügt.

Anwendung und Aufbau eines D-FF
Entwurf von Inverter und NOR mit zwei Eingängen
Entwurf eines 2:1 Multiplexer (MUX) aus einem Inverter und zwei T-Gates
Entwurf des D-FF mit den bereits entworfenen Gattern
Testbench für das D-FF erstellen und Simulation
Extraktion des Layouts für die einzelnen Bauelemente und für das D-FF
Post-Layout Simulation vom D-FF, um die Setup-, Hold-, und Laufzeiten zu messen, und mit Schematic vergleichen
z-Gleichungen und Zustandsgleichungen aufstellen
Automatengraph zeichnen und Wertetabelle ausfüllen
Inklusive notwendige Handrechnungen

Nach jedem einzelnen Layout werden folgende Prüfungen durchgeführt:

Design Rule Check (DRS)
Layout versus Schematik (LVS)

Termin: 23.06.2016 9:45 Uhr

LZS