Verhaltenstreue Realisierung von Domino-Logik im FPGA
Betreuer: M.Sc. Florian Deeg
Vortragender: Jan-Hendrik Schwabel
Problemstellung: Dual-Rail Domino-Logik realisiert Hazard-freie Schaltungen, die die jeweiligen Stufen in zwei Phasen (Precharge und Evaluate) aufteilt. Die Funktion ist jeweils im Pull-Down realisiert, währen der Pull-Up die Knoten zunächst auflädt.
FPGAs sind ein leicht zugängliches Mittel, welches sich hervorragend für das Prototyping von elektrischer Hardware eignet. Als logische Elemente werden LUTs verwendet, die je nach Eingangsanzahl n, Tabellen mit 2^n Einträgen realisieren können und als MUXer aus NMOS-Passtransistoren realisiert sind.
Problemlösung: Dual-Rail Dominologik Schaltungen sollen verhaltenstreu mithilfe von LUTs in FPGAs realisiert und validiert werden. Der Entwurfsprozess soll definiert und im weiteren Schritt automatisiert werden.
Durchführung:
Die Durchführung ist in vier Teilen geplant:
- Einarbeitung in die Theorie (Dominologik, FPGA..))
- Aufstellen des Algorithmus‘
- Validierung des Verhaltens der Dominologik
- Realisierung einer Beispielschaltung im FPGA
Termin: 03.02.2022