Strukturaufbau für den Test eines FPGA ICs mit dem Testsystem

Betreuer: Dipl.-Ing. Farouk Babba

Vortragender: Zonglai Cai

Problemstellung: Das automatische Testsystem (Automatic Test Equipment) ist heutzutage ein wesentlicher Bestandteil der Elektroniktestszene. Es ermöglicht den Test von Leiterplatten sowie von Integrierten Schaltungen. Dafür ist ein solches System fähig, jedes mögliche Testobjekt zu messen und daraus ein Testergebnis nach der eingegebenen Spezifikationen zu evaluieren. Um das zu realisieren ist für jedes Testobjekt ein Adaptationsaufbau ab dem Test Head bis zum Testobjekt zu gestalten, der für die gewählte Integrierte Schaltung passend ist. Der Student soll ein FPGA Mikrochip aussuchen und eine Struktur von Pin Verbindungen realisieren, die das Testen von jedem Pin des Chips ermöglicht.

Durchführung:

Ein FPGA Mikrokontroller aussuchen derart, dass das System T6673 fähig ist, jeden Pin zu kontaktieren und zu testen.
Den dafür passenden Sockel finden.
Alle FPGA Pins definieren (die Funktion und den Ort im Chip).
Eine Struktur der Signalzuführungen in einem k-partiten Graph gestalten.
Die Struktur so optimieren, dass eine möglichst gleichmäßige Signalverteilung vorhanden ist.
FPGA programmieren und eine Teststruktur darstellen.

Termin: 18.06.2015 15:45 Uhr