Entwurf eines 64K-SRAM Speichers und der Read- und Write-Schaltung

Betreuer: M.Sc. Florian Deeg

Vortragender: Jintong An

Problemstellung: SRAM-Speicherbausteine sind schnelle, flüchtige Speicher, die z.B. als Cache in Prozessoren verwendet werden. SRAM-Zellen werden über Word- und Bit-Lines angesteuert, das Speicherelement an sich sind zwei gegengekoppelte Inverter. Die Read-/Write-Schaltung gibt vor, ob eine Zelle im Standby-Modus sein soll oder beschrieben bzw. mit Hilfe von Sense-Amplifiern ausgelesen werden soll.

Problemlösung: Es ist ein 64K SRAM und die dazugehörige Read-/Write-Circuitry zu entwerfen (256 Spalten und 256 Zeilen). Eine 64-Bit Wortlänge benötigt für das Auslesen 64 Sense-Amplifier, welche auch zu entwerfen sind.

Durchführung:
Die Durchführung ist in vier Teilen geplant:

• Erarbeitung der Grundlagen (CMOS, Saturated-Enhancement-Load-Inverter)
• Entwurf der SRAM-Zelle
• Entwurf der Read-/Write-Schaltung
• Layout und Simulation

Termin: 08.07.2021 10:30 Uhr