LZS

Allgemeine Informationen

• Kernmodul in den Studiengängen BPT und EEI in der Studienrichtung Mikroelektronik im WS
• Pflichtmodul im Studiengang IuK im Schwerpunkt "Eingebettete Systeme" und "Realisierung von I&K Systemen" im WS
• Wahlpflichtmodul im Studiengang IuK B.Sc. im WS
• Wahlpflichtmodul im Studiengang Mechatronik im WS
• Vertiefungsmodul im Studiengang Wing (IKS) im WS
• Vorlesung: Mi., 18:15 - 19:45 Uhr
• Vorlesung in englisch: Do., 12:15 - 13:45 Uhr
• Vorlesung wird hybrid angeboten (Handouts stehen online zur Verfügung, bitte ausgedruckt zur Vorlesung mitbringen)
• Vorlesung steht nach der Präsenzveranstaltung online zur Verfügung (Anmeldung bei StudON)
• Übung: Mo., 12:15 - 13:45 Uhr
• Übung in englisch: Mi., 8:15 - 9:45 Uhr
• Ort: Seminarraum SR 01.030 am LZS  (Röthelheim-Campus)
• Teil II kann vor Teil I gehört werden, Start möglichst im 5. Sem.
• Grundlagenvorlesung des LZS, Voraussetzung für PrEMIX, PrTEST und SemEIS
• Zeitlicher Umfang: 2 + 2 SWS (Vorlesung + Übung) / ECTS: 5
• Anmeldung: StudON
• Anmeldung zum Englischkurs: StudON
• Ansprechpartner: M. Sc. Florian Deeg, M.Sc. Tobias Rumpel

Inhalt

Die Vorlesung führt in die Grundlagen des integrierten digitalen Schaltungsentwurfes auf Basis von CMOS ein. Ausgehend vom MOS Transistor wird die Komplementäre Logik erklärt und auf gängige statische und dynamische Schaltelemente und Ihre Erweiterungen auf hochintegrierte Schaltungen bis 0.13μm eingegangen.

Gliederung

Digitaler IC Entwurf für Deep Submicron

• Entwurf von logischen Gattern
• Integrierter digitaler Schaltungsentwurf
• Computerunterstützter Schaltungsentwurf

MOS Transistor

• Struktur, Betriebszustände, Gleichungen
• Schwellenspannung und Kapazitäten

Herstellung, Layout und Simulation

• Fertigungstechnologien
• Layout, Modellierung
• Modelle und zusätzliche Effekte

MOS Inverterschaltung

• Spannungsübertragungskennlinie
• Verwendung als Last
• CMOS Inverter
• Pseudo-NMOS Inverter
• Dimensionierung von Invertern

Statische CMOS Gatter-Schaltungen

• CMOS Gatter
• Complex CMOS
• XOR, MUX, Flip-Flop, Latch
• Leistungsverbrauch, Delay

Entwurf von Logik mit hoher Schaltrate

• Schaltanalyse im Zeitbereich
• Kapazitätsberechnungen
• Dimensionierung der Gatter
• Optimale Pfadverzögerung, Logical Effort

Transfer-Gatter und dynamische Logik

• Grundlagen, CMOS Transfer-Gatter
• Dynamische D-Latches und D-Flip-Flops
• Domino Logik

Entwurf von Speichern

• Einführung
• MOS Dekoder
• statische RAM Zelle, Ansteuerung
• Architektur

Zusätzliche Themen des Speicherentwurfs

Dimensionierung des Verbindungsnetzwerkes

Versorgung und Takt

empfohlene Literatur

D. A. Hodges, H. G. Jackson, R. A. Saleh
Analysis and Design of Digital Integrated Circuits
McGraw-Hill, 3rd Ed 2004